19日本国特許庁(JP)

⑩特許出願公開

® 公開特許公報(A) 平4-100089

⑤Int. Cl. ⁵

識別配号

庁内整理番号

個公開 平成4年(1992)4月2日

G 09 G 3/36

8621-5G

審査請求 有 請求項の数 2 (全7頁)

9発明の名称 アクテイプマトリクス液晶ディスプレイの階調表示駆動回路

②特 願 平2-217070

20日 頭 平2(1990)8月20日

⑩発明者 髙橋

幸 男

東京都千代田区内幸町1丁目1番6号 日本電信電話株式

会社内

@発明者 增森

忠 昭

東京都千代田区内幸町1丁目1番6号 日本電信電話株式

会社内

勿出 頭 人

日本電信電話株式会社

東京都千代田区内幸町1丁目1番6号

四代 理 人 弁理士 中村 純之助

明細書

1. 発明の名称

アクティブマトリクス被晶ディスプレイの 階間表示駆動回路

- 2. 特許請求の範囲

 - 請求項1記載のサンプルホールド回路を一つ の階間レベル信号に対して2系統設け、選択信

号により一方の系統のサンプルホールド回路から階調レベル信号を出力している間、他方の系統のサンプルホールド回路は階調基準信号をサンプルホールドすることを特徴とするアクティブマトリクス液晶ディスプレイの階調表示駆動回路。

3. 発明の詳細な説明

(産業上の利用分野)

本発明はOA機器に適用されるアクティブマト リクス被晶ディスプレイを階調表示させるための 被品駆動回路に関する。

〔従来の技術〕

コンピュータ増末、パソコンの携帯型が普及しており、薄くて軽量で、目に優しい液品ディスプレイが多量に使用されている。情報表示の内容が高度化されるに伴いカラー表示と階調表示の必要性が高まっている。被晶ディスプレイを駆動する方式は大きくわけて単純マトリクスとアクティブマトリクスの2種類がある。単純マトリクス方式は上下のガラス基板に又方向・Y方向にストライ

れていることから、ディジタル化された表示データを入力するディジタル方式のデータ線駆動方式がある。「日立、カタログ、HD66310

(1990)参照」この方式は、例えば16階調 表示の場合、16レベルの階調レベル信号を外部 から入力し、4ビットの表示データをデコードし て16レベルの階貫レベル信号から対応するレベ ルを選択して、データ線を駆動する構成がとられ ている。このようにディジタル回路を用いた構成 であるので、表示データの転送速度が高速になっ ても駆動回路の転送速度に見合うまで複数系統の 表示データを並列入力して並列処理が簡単にでき る。しかし、この構成をLSI化した場合、階類 信号を入力するために、16本と入力端子数が増 大し、さらに表示データがディジタル化されてい るのでますますLSIの囃子数が増大して、LS Iの実装が困難になるという欠点がある。 階詞信 号の入力端子数は階額レベルを n とすると 2 ° と なるので陪詢レベルが増えれば増えるほど急激に 増大する。このためますますLSIの実装上の間

ようなアナログ方式のデータ線駆動回路は100 本前後の出力線を有するLSIが実用化されている。一方最近最も多く用いられているパソコン (資素数640×400あるいは640×480) の表示データの転送速度は20MHz~30MHz であり、RGBの三原色を考慮すると60~90 MHzと極めて高速である。

なお、この種の技術が記載されている文献として、"日立、カタログ、HD66300 (1990)"がある。

[発明が解決しようとする課題]

このように高速な表示データをアナログ方式のデータ線駆動回路LSIで実現するには、 微報を配使した高速デバイスの使用と同時に、 配金 では十数 V の電圧ダイナミックレンジを扱うので高速・高耐圧のLSIが必要となって、 極め 反でる 高速・高耐圧のLSIが必要となって、 極め は スコンの表示はテレビと異なり表現色が、 例定 2 4 0 9 6 色中 1 6 色同時表示というように及これを表示というように及る。

題が大きくなる。

本発明の目的は、階襲レベル信号の生成回路を 工夫することにより、外部端子数が少なく、また 高速データ転送を必要とするコンピュータ端末の 被品ディスプレイでも容易に配動できるアクティ ブマトリクス被品ディスプレイの陪買表示範動回 路を提供することにある。

【課題を解決するための手段】

本発明は上述の問題点を解決すると、 を発明は上述の問題点を解決するとのの問題点を解決するのしたのでは、 を発するのサンプルトの問題と、 をサンプルホールには、 のでは、 のでは、

(作用)

本発明の作用については、次の実施例の説明中の、特に第1回回路の動作説明において詳述する。 (実施例)

以下、本発明の実施例を図面を参照して説明す る。第1回は本発明の実施例を示す構成図である。 第1回では説明を簡単にするために、8階調を表 示するための範動回路で説明する。10は階調レ ベル信号 V 1 , V 2 , …… V 8 を出力する階調 レ ベル生成回路であり、シフトレジスタ11と8個 のサンプルホールド回路12, 13……19から なる。シフトレジスタ11は8個のレジスタR1 ~ R 8 を直列に接続した構成であり、クロック信 身(C L K 2 信号)によりスタートパルス信号 (SP信号) をレジスタR1から順次R2…… R8へ転送する。各サンプルホールド回路はアナ ログスイッチ1、電圧を保持するコンデンサ2、 アナログパッファ回島3からなる。サンプルホー ルド回路12,13……19のアナログスイッチ 1はそれぞれシフトレジスタ11内のレジスタ R1, R2…… R8に接続され、レジスタの内容

でON/OFF制御され、階調基準信号(Vref 信号)をサンプリングする。コンデンサ2はアナ ログスイッチがONのとき、 Vref信号より電荷 がアナログスイッチ1を介して供給される。アナ ログスイッチ1がOFFになると、サンプリング 時のVref信号の電圧を保持する。アナログバッ ファ回路3はコンデンサ2に保持された信号を外 都回路へ駆動するためのパッファ回路である。 30はn個のレジスタSR1, SR2……SRn を直列に接続したシフトレジスタであり、 3 ピッ トのディジタル表示データD1,D2,D3を表 示データの転送クロックであるCLK1信号によ り、SR1から順次SR2……SRnに転送する。 **40はn個のラッチ回路LAT1,LAT2……** LATnからなるラッチ四島群である。一走査期 間の表示データがシフトレジスタ30に転送され ると、ロードパルス信号(LP信号)によりレジ スタSR1、SR2……SRnのデータがそれぞ れラッチ回路LAT1,LAT2……LATnに 一走査期間毎に転送される。50は莆屋レベル信

第2 図は第1 図の幣調レベル生成回路 1 0 の動作を詳細に説明するタイミング図である。第2 図を併用しながら第1 図の実施例の動作を説明する。 8 クロック周期の S P 信号が第2 図のように階調レベル生成回路 1 0 に入力されると、C L K 2 信 号に同期してSP信号の内容が順次レジスタR1。R2……R8へ転送され、各レジスタRiはCLK2信号の一周期分のパルスを順次出力する。SP信号は8クロック周期の繰り返し信号であるので、各レジスタRiは8クロック周期で第2図のようなパルスを出力する。帮調基準信号Vref信号として第2図に示す三角波を考える。レジスタR1がパルスを出力すると、サンプル・Vref信号線から電荷がコンデンサ2に供荷がコンデンサ2に保持される。

従って、アナログスイッチ1によるサンプリング時の電圧V1が保持され、アナログバッファ回 第3を介して贈賀レベル選択回路へ供給される。 以下レジスタR2~R8が順次パルスを出力し、 サンプルホールド回路13~19はVref信号を 順次サンプリングして贈賀レベル信号V2~V8 を出力する。このような動作を8クロック周期毎 に繰り返すことにより、贈額レベル生成回路10

特開平4-100089 (4)

はVref信号の電圧値を均等に分割して得られた 8レベルの階関レベル信号を出力する。デコーダ 回路51は3ピットの表示データをデコードして、 マルチプレクサ回路52を駆動する。例えば、表 示データが "011" だとするとデコーダ回路 51の3番端子がONし、対応するマルチプレク サ回路52のアナログスイッチだけがONして階 調レベル信号 V3が選択される。この階調レベル 信号 V3はアナログバッファ回路60により液晶 ディスプレイのデータ線に供給される。

以下同様にして3ピットの表示データに基づいて で 関 レベル信号が 階 関 レベル 選択 四 路 5 0 で 信 別 と 交 互 に 印 加 す る に は 極 性 の 異 な が 必 要 を を 至 互 に 印 加 す れ ば よ い 。 第 2 図 の 右 優都 に 示 す な は ま い 。 第 2 図 の タ イ ミ ング 例 で は 、 一 走 変 期 間 (1 H , H s は 水 平 同 期 信 号) 毎 に 階 質 レ ベ ル 信 号 の 正 会 極 性 が ぶ 来 平 に ず る 。 し か し な が ら 、 ア ク ティ ブ マ ト リ ク ス 茂 よ 遅 ディスプレイ に 用 い ら れ る TFT の 動 作 速 度 は 遅

く、またデータ線の配線容量、配線抵抗が大きいため、駆動回路が画表に所定の電荷を供給するのに十数μsオーダの時間がかかる。このため、一 走査期間の前半で階調レベル信号を安定にすることが必要であり、SP信号とVref信号の繰り返し周期は数μs以下とする必要がある。

スイッチであり、20と21でマルチプレクサ回 路を構成し、各サンプルホールド回路に接続され る。選択信号(FR信号)がONの時は、サンプ ルホールド回路12-1,13-1……19-1 にホールドされた正極性の階篇レベル信号(Vi) が選択され、階類レベル信号線▽1,▽2…… V8に出力する。FR信号がOFFの時は、サン プルホールド回路12-2,13-2……19-2にホールドされた負種性の階調レベル信号 (- V i) が選択され、階貫レベル信号線 V 1, V 2 ······ V 8 に出力する。 2 2 及び 2 3 は A N D 回路であり、22と23でスイッチを構成してい る。FR信号がONの時は、サンプルホールド回 島12-2,13-2……19-2のアナログス イッチ1はシフトレジスタ11の各レジスタに接 続されてON/OFF制御され、Vref信号をサ ンプリングする。他方のサンプルホールド回路 12-1, 13-1 -- -- 18-1 47 + 57 - 7 - 7 - 7 ッチ1がシフトレジスタ11と切離されるので、 FR信号がOFF時にVrsf信号をサンプリング

した電圧を保持する。FR信号がOFFの時は、 逆の動作を行い、サンプルホールド回路12-1。 13-1……19-1はVref信号をサンプリン グし、サンプルホールド回路12-2,13-2 ……19~2は電圧を保持する。つぎに第4図を 用いて、階間レベル信号V5に着目して動作を説 明する。Vref信号として、一走査期間で正負の 極性を繰り返す三角波を考える。被暴の交流化信 号に相当するFR信号がONの時、サンプルホー ルド回路15-1はアナログスイッチ1がOFF となるので、一つ前の走査期間で正極性のVref 信号をサンプリングした電圧V5を保持し、この **健圧が階調レベル信号VSに出力される。またサ** ンプルホールド回路15-2はアナログスイッチ 1がシフトレジスタ11の制御を受けるのでサン プリング動作を行う。すなわち第2因で説明した ように所定のパルスを入力すると、負徭性の Vref信号をサンプリングし、電圧ーV5を保持 する。次の周期でFR信号がOFFになると、サ ンプルホールド回路15-1と15-2は第4回

特開平4-100089 (5)

に示すように逆の動作をし、階調レベル信号 V 5 は負傷性の電圧 - V 5 を出力する。以上説明したように、第3 図の階調レベル生成回路では、第1 図の実施例と異なり一つ前の走査期間で階調レベル選択回路 5 0 へ出力する階調レベル信号が確定する。

きる。さらに階質レベル生成回路はシフトレジス タ、アナログスイッチ、コンデンサ及びアナログ アンプから構成されるので、本発明による寵動団 路をLSI化するのは容易である。また外部端子 数が少ないので安価なLSIとなり、LSIの実 装も簡単になる。他の利点は、表示データがディ ジタルであるので、表示画素数が多く、高速なデ 一タ転送速度を必要とする場合にも、表示データ を並列に複数系統入力させて並列処理させること により、容易に対応できる。このときのハードゥ ェア負担はシフトレジスタとラッチ回路群のロジ ック回路であり、LSI化しても僅かである。さ らに他の利点は、被晶の電圧透過特性に合わせて リニアな階調表示特性を得るように電圧値を補正 するいわゆるγ補正を簡単に行えることにある。 この方法には二つの方法がある。第1の方法は隋 調基準信号にγ補正を施した三角波を印加する方 法である。第2の方法は幣餌基準信号をサンプリ ングするクロックの間隔をャ補正値に合わせて変 える方法である。

力しても同様の動作をする。また第4回のタイミング図はFR信号、Vref信号の極性を水平走査期間毎に変える実施例であるが、これを垂直走査期間で極性を変えても同様の動作をするのは明白である。

(発明の効果)

以上の説のでは、 の説のでは、 の説のでは、 の説のでは、 のでは、 のでいた。 のでいで、 のでいで、 のででいで、 のでいで、 のでいで、 のでいで、 のでいで、 のでいで、 のでいで、 のでいで、 のでいで、 のでいで、 ので

4. 図面の簡単な説明


第1 図は本発明の第1 の実施例の回路構成図、 第2 図は第1 図中の階調レベル生成回路の動作を 示すタイミング図、第3 図は本発明の第2 の実施 例の回路構成図、第4 図は第3 図回路の動作を示 すタイミング図である。

(符号の説明)

- 1…アナログスイッチ
- 2…コンデンサ
- 3 … アナログバッファ回路
- 10…階調レベル生成回路
- 11…シフトレジスタ
- 12~19…サンプルホールド回路
- 20,21…アナログスイッチ
- 30…シフトレジスタ
- 40…ラッチ回路群
- 50…階類レベル選択回路
- 51…デコーダ回路
- 52…マルチプレクサ回路
- 60…アナログパッファ回路


BEST AVAILABLE COPY

特開平 4-100089 (6)



第1の実施例の構成図

第 | 図




第1の実施例のタイミング図

第2図


BEST AVAILABLE COPY

特朗平4-100089 (7)



第2の実施例の構成図

第3図



第2の実施側のタイミング図

第 4 図